Ukrainian | English |
активний вхід логічного елементу | sensitive input gate |
активний елемент | active part |
активний елемент | active element |
активні паразитні елементи | active parasitics (напр. транзистори) |
аналіз граничних елементів | boundary element analysis |
аналіз логічних елементів | gate-level analysis |
аналіз слідів домішкових елементів на поверхні | surface elemental analysis |
архітектура на стандартних бібліотечних елементах | standard cell scheme (спеціалізованої ІС) |
багатозначний багаторівневий логічний елемент | multiple-level logic gate |
базовий елемент порогової логіки | DSTL gate |
базовий елемент порогової логіки | digital summation threshold logic gate |
базовий кристал типу матриці логічних елементів | gate-array chip |
базовий матричний кристал типу матриці логічних елементів | gate-array masterslice |
блоковий опис елементів на площині | flat description |
бібліотека логічних елементів | cell library (для автоматизованого проектування ІС) |
стандартний бібліотечний елемент | library element (напр. комірка, фрагмент, підсхема, що параметризується) |
величина розкиду параметрів елементів пам'яті | cell mismatch |
визначення вихідних значень логічних елементів шляхом підрахунку числа входів з однаковими значеннями | input count evaluation (при проектуванні логічних ВІС) |
вимірювання мінімальних розмірів елементів | linewidth control (ширини лінії або проміжку між лініями) |
вітки елементів навантажень по виходу | fanout branches |
геометрія мікроструктур з елементами зменшених розмірів | fine-pattern geometry |
геометрія мікроструктур з елементами зменшених розмірів | fine-line geometry |
геометрія мікроструктур з елементами зменшених розмірів | tight geometry |
геометрія мікроструктур з елементами зменшених розмірів | slight geometry |
геометрія мікроструктур з елементами зменшених розмірів | narrow geometry |
геометрія мікроструктур з елементами зменшених розмірів | fine geometry |
геометрія мікроструктур з елементами надмалих розмірів | ultra-fine geometry |
геометрія ІС з елементами збільшених розмірів | gross geometry |
геометрія ІС з елементами субмікронних розмірів | submicron geometry |
геометрія ІС з елементами субмікронних розмірів | submicrometer geometry |
група активних елементів | active element group (відносна одиниця вимірювання ступеня інтеграції ВІС, напр. логічний елемент) |
група елементів тестового кристала для контролю дифузійних резисторів | diffused-resistor block |
група елементів тестового кристала для контролю металізації | metal quality block |
густина розміщення елементів пам'яті | memory density |
густина упакування елементів | element density (ІС) |
густина упакування елементів | component density (ІС) |
густина упакування, яка вимірюється кількістю елементів | cell density (напр. в ЗП) |
густина упакування ІС в еквівалентних логічних елементах | gate density |
деталі і елементи для корпусів | packaging hardware |
домішковий елемент | impurity element |
еквівалентний логічний елемент | equivalent gate |
еквівалентний логічний елемент | gate equivalent (відносна одиниця вимірювання ступеня функціональної інтеграції ВІС) |
еквівалентний логічний елемент | equivalent (відносна одиниця вимірювання ступеня функціональної інтеграції ВІС) |
елемент багатозатвора | multigate cell |
елемент базового матричного кристала | array element |
елемент ЕЗЛ | emitter-coupled logic gate |
елемент з конусними ізолюючими оксидними областями | taper isolated cell |
елемент з негативним опором | negative-resistance element |
елемент з плаваючим затвором | floating-gate element |
елемент з полікремнієвими резисторами навантаження | polysilicon-load cell |
елемент з розподіленими параметрами | distributed element |
елемент з смужковою геометрією | stripe-geometry element |
елемент зображення | picel |
елемент зображення | pel |
елемент зображення | pixel |
елемент зображення | pattern element |
елемент мажоритарної логіки | majority gate |
елемент мажоритарної логіки | majority element |
елемент на ефекті Холла | Hall element |
елемент на переходах Джозефсона | Josephson junction element |
елемент на ПЗЗ | charge-coupled cell |
елемент напівпровідникової пам'яті | memory cell |
елемент пам'яті | cell |
елемент пам'яті | memory element |
елемент пам'яті | charge-storage cell |
елемент пам'яті на МОН-транзисторах | MOS memory cell |
елемент пам'яті на перемикачах струму | CML memory cell |
елемент пристрою на ЦМД | bubble component |
елемент резервування | redundant element |
елемент схеми | network element |
елемент схеми переміщення ЦМД | propagation element |
елемент схеми переміщення ЦМД | propagating element |
елемент типу "мотика" | pickax (схеми просування ЦМД) |
елемент транзисторної логіки | transistor gate |
елемент ТТЛ | TTL-based member |
елемент ТТЛ з діодами Шоткі | Schottky TTL gate |
елемент ТТЛШ | Schottky TTL gate |
елемент формувача відеосигналів | imaging gate |
елемент, що визначає роздільну здатність | resolution element (напр. зображення) |
елемент ємності зберігання | capacitive-storage element (в ПЗЗ) |
елемент із зосередженими параметрами | lumped-circuit element |
елемент І2Л | IIL gate |
елемент І2Л | I2L gate |
елемент інтерфейсної ІС | interface cell |
елемент ІС | integrated-circuit member |
з високою густиною розміщення елементів | high-density |
з високою густиною розміщення елементів | densely-packed |
з високою густиною розміщення елементів | tightly-packed |
з елементами зменшених розмірів | fine-line |
з'єднання логічних елементів | gating |
запам'ятовуючий елемент | memory element |
запам'ятовуючий елемент | charge-storage cell |
запасний елемент | spare part |
зв'язаний спарений елемент пам'яті ЗППВ | coupling cell (стан якої може змінюватися при записі в інший комірка унаслідок дефекту ЗППВ типу "зчеплення") |
зв'язаний спарений елемент пам'яті ЗППВ | coupled cell (стан якої може змінюватися при записі в інший комірка унаслідок дефекту ЗППВ типу "зчеплення") |
ЗП на халькогенідних елементах пам'яті | chalcogenide memory |
керуючий елемент | control element |
ключовий елемент | key element |
комбінаційний логічний елемент | combinational logic element |
комірка з декількох логічних елементів | multigate cell |
контроль мінімальних розмірів елементів ІС | linewidth control |
координати х-у розташування елемента | x-y location |
кріогенний елемент | cryogenic element |
легуючий елемент | impurity element |
легуючий елемент | doping element |
логічний елемент | logic gate |
логічний елемент | Boolean gate |
логічний елемент АБО | OR gate |
логічний елемент АБО–НЕ | OR–NOT gate |
логічний елемент АБО–НЕ | NOR gate |
логічний елемент виключаюче АБО | exclusive OR gate |
логічний елемент виключаюче АБО–НЕ | exclusive NOR gate |
логічний елемент включаюче АБО | inclusive OR gate |
логічний елемент включаюче АБО | inclusive OR element |
логічний елемент з двома входами | double-input gate |
логічний елемент з можливістю розширення по входах | expandable gate |
логічний елемент з одним входом | single-input gate |
логічний елемент з одним логічним рівнем | single-logic level gate |
логічний елемент з одним логічним рівнем | single level gate |
логічний елемент з складною функцією | multiple logic element (напр. НЕ–І, НЕ–АБО) |
логічний елемент на дискретних компонентах | discrete gate |
логічний елемент на МОН-транзисторах | MOSFET gate |
логічний елемент на МОН-транзисторах | MOS gate |
логічний елемент на переходах Джозефсона | Josephson tunneling logic gate |
логічний елемент на переходах Джозефсона | Josephson-junction logic gate |
логічний елемент на переходах Джозефсона | Josephson logic gate |
логічний елемент на VMOH-транзисторах | V-groove MOS gate |
логічний елемент не | negative gate |
логічний елемент НЕ | NOT gate |
логічний елемент не | negation gate |
логічний елемент НЕ–І | NAND gate |
логічний елемент НЕ–І | NAND element |
логічний елемент НЕ–І–НЕ–АБО | NAND-NOR element |
логічний елемент цифровий ІС | digital logic gate |
логічний елемент І | coincidence gate |
логічний елемент І | AND gate |
логічний елемент І–АБО | AND-OR gate |
логічний елемент із змінним порогом | variable threshold logic gate |
логічний елемент І–НЕ | negative AND gate |
логічний елемент І–НЕ | AND-NOT gate |
логічний елемент І–НЕ–АБО | AND–NOR gate |
літографія для формування елементів з нанометровими розмірами | nanolithography |
літографія для формування елементів мікронних розмірів | micron lithography |
літографія для формування елементів мікронних розмірів | micrometer micron lithography |
літографія для формування елементів субмікронних розмірів | submicron lithography |
магнітний елемент схеми переміщення ЦМД | magnetic propagation element |
мажоритарний елемент | majority element |
макрокомірка типу матриці логічних елементів | array logic macrocell |
малюнок елементів на емульсивному фотошаблоні | photographic emulsion-mask pattern |
малюнок елементів на емульсивному фотошаблоні | photographic emulsion pattern |
малюнок з елементами зменшених розмірів | fine-linewidth pattern |
малюнок з елементами зменшених розмірів | fine-line pattern |
матриця аналогових елементів | linear array (тип базового матричного кристала) |
матриця елементів пам'яті | matrix memory |
матриця елементів пам'яті | array memory |
матриця елементів ТТЛ з діодами Шоткі | Schottky TTL gate array |
матриця з надличковим числом елементів, що не перекриваються | nonoverlapping redundant array |
матриця з розміщенням елементів рядками і стовпцями | x-y array |
матриця логічних елементів | programmable gate array |
матриця логічних елементів | gate array |
матриця логічних елементів | logic array |
матриця логічних елементів | master-slice logic array |
матриця логічних елементів | master-slice gate array |
матриця логічних елементів | cell array |
матриця ТТЛШ-елементів | Schottky TTL gate array |
матричний елемент | array element |
метод проектування за допомогою бібліотеки базових логічних елементів | cellular approach |
метод ізоляції елементів ІС з КНС-структурою | SOS isolation technique |
метод ієрархічного розміщення елементів і фрагментів ВІС | hierarchical nesting approach |
модель логічного елемента | gate model |
модель на рівні логічних елементів | gate model |
моделювання на рівні логічних елементів | gate-level simulation |
монолітний елемент | monolithic element |
монолітний елемент | monolithic cell |
МОН-структура з пропорційно зменшеними розмірами елементів | scaled MOS |
МОН-транзистор з елементами зменшених розмірів | fine-line MOSFET |
МОН-транзистор з пропорційно зменшеними розмірами елементів | downward-scaled MOS transistor |
мікроелектронний елемент | microelectronic element |
мікросліди хімічного елементу | ultratrace element |
надпровідниковий елемент | superconducting element |
напівпровідниковий елемент | solid-state element |
напівпровідниковий хімічний елемент | semiconductor element |
наступний елемент | fan-out gate (в ІС) |
НВІС, спроектована на рівні логічних елементів | gate-level logic |
нелінійний елемент | nonlinear element |
несправний логічний елемент | faulty gate |
несправність усередині логічного елементу | intragate fault |
об'єднання логічних елементів для виконання операції АБО | wire-ORing |
область кристала, призначена для розміщення елементів або компонентів | placement area |
одиничний елемент | unit cell |
однорівневий однозначний логічний елемент | single-logic level gate |
однорівневий однозначний логічний елемент | single level gate |
однотранзисторний елемент | one-transistor element |
однотранзисторний елемент | one-T cell |
однотранзисторний елемент | one-device cell |
оксид рідкоземельного елементу | rare-earth oxide |
пам'ять з високою густиною розміщення елементів | high-density memory |
пам'ять з надвисокою густиною розміщення елементів | ultradense memory |
пам'ять з надвисокою густиною розміщення елементів | superdense memory |
пам'ять на елементах Овшинського | ovonic memory |
пам'ять на надпровідникових елементах | supercurrent memory |
пам'ять на надпровідникових елементах | superconductor memory |
пам'ять на однотранзисторних елементах | one-transistor memory |
паразитний елемент | parasitic element |
паразитні елементи | parasitics |
пасивний елемент | passive component |
пасивні паразитні елементи | passive parasitics |
перемикаючий перемикач елемент | switching device |
план розміщення елементів ІС на кристалі | chip floorplan (напр. блоків ВІС) |
польовий транзистор з нанометровими розмірами елементів | nanometer-scale FET |
помилка пропорційного зменшення розмірів елементів | scaling error |
попередній елемент | fan-in gate (в ІС) |
порівневе розміщення елементів | floor planning |
порівневий план розміщення елементів | floor plan |
прилад з елементами зменшених розмірів | small-geometry device |
програма автоматичного розміщення елементів | automatic placer (ІС) |
програма виготовлення ВІС з елементами пропорційно зменшених розмірів за ізопланарною технологією | Isoplanar-S program |
програма моделювання на рівні логічних елементів | gate-level simulator |
програма розміщення елементів | placer |
програма розподілу даних за елементами пам'яті | data/memory allocator |
програма синтезу тестів по моделі ВІС, що містить логічні елементи | gate test generator |
програмована ВІС на основі матриці логічних елементів | integrated programmable gate-array system |
проектування з використанням стандартних елементів | standard-cell desiccant |
профіль травлення елементу | profile etch feature |
піч з трубчастими нагрівальними елементами | pyrotube furnace |
реалізація ІС на основі логічних елементів | gate-level implementation |
резервування з відключенням елементу, що відмовив | passive paralleling |
топологічний розмір елемента | feature size (ІС) |
топологічний розмір елементу | feature |
розміщення елементів на кристалі | chip planning (при проектуванні) |
розміщення елементів пам'яті | memory layout |
розподіл логічних елементів | gate assignment (призначення логічним елементам фізично реалізовуваних транзисторних структур) |
рівень логічних елементів | logic gate level |
рівень логічних елементів | gate level |
секціонований мікропроцесор на елементах І2Л | I2L slice |
смужковий елемент | stripe-geometry element |
спеціалізована ІС на бібліотечних елементах | standard-cell based ASIC |
сплав елементів ІІІ і V групи | III-V alloy |
справний логічний елемент | fault-free gate |
стандартний бібліотечний елемент | standard cell |
стандартний елемент | tile |
стандартний елемент | off-the-shelf component |
стандартний елемент | mini-tile |
напівпровідникова структура з нанометровими розмірами елементів | nanostructure |
структура з послідовно сполученими логічними елементами | series-gated structure |
структура логічного елементу | gate structure |
структура логічного елементу | gate arrangement |
ступінь використання логічних елементів | gate utilization |
ступінь інтеграції в еквівалентних логічних елементах | gate complexity |
ступінь інтеграції 109 елементів і вище | gigascale integration |
ступінь інтеграції 106 елементів і вище | megascale integration |
ступінь інтеграції логічного елементу | gate complexity |
схема, еквівалентна логічному елементу | gate-equivalent circuit (умовна одиниця вимірювання ступеня функціональної інтеграції цифрових ВІС і НВІС) |
схема стандартного бібліотечного елементу | standard cell scheme |
схемний елемент | circuit element |
схемний елемент | circuit detail |
таблична форма представлення вихідних сигналів логічних елементів і функціональних блоків | fan-out table |
таблична форма представлення вхідних сигналів логічних елементів і функціональних блоків | fan-in table |
твердотільний елемент | solid-state element |
тестова група елементів | test element group |
технологія ІС з елементами зменшених розмірів | fine-line technology |
технологія ІС з елементами мікронних розмірів | micrometer-dimension process |
технологія ІС з пропорційно зменшеними розмірами елементів | scaled process technology |
технологія ІС з субмікронними елементами | submicron IC technology |
технологія ІС на основі базового кристала типу матриці логічних елементів | gate-array technology |
технологія ІС на основі базового кристала типу матриці логічних елементів | cell array technology |
товстоплівковий елемент | thick-film element |
тонкоплівковий елемент | thin-film element |
топологічний елемент | topographical feature |
топологічний елемент | feature |
топологічний елемент приладу | device feature |
топологічний елемент шаблона | mask feature |
ТТЛ-елемент | TTL-based member |
умовні позначення логічних елементів | logic symbology |
файл системи моделювання, що містить відомості про входи, виходи і стан елемента або вузла | input-state-output file |
формування малюнка з елементами зменшених розмірів | fine-line patterning |
формування малюнка з елементами зменшених розмірів | fine-pattern fabrication |
формування малюнка з елементами зменшених розмірів | fine-line high-resolution imaging |
формування малюнка з елементами зменшених розмірів | fine-line definition |
формування малюнка з елементами нанометрового розміру | nanometer patterning |
формування малюнка з елементами субмікронного розміру | submicron patterning |
формування структур з нанометровими розмірами елементів | nanostructure fabrication |
формування структур з нанометровими розмірами елементів | nanoscale fabrication |
фотогальванічний елемент | photocell |
функціональна здатність логічного елементу | gate capacity |
функціональний елемент | functional element |
функціональний елемент | functional component |
функціональний логічний елемент | functional gate |
функціонально суміщений інтегральний елемент | shared element |
фіктивний елемент | phantom element (напр. тесту, схеми) |
характерний загальний елемент | generic element |
хімічна сполука на основі простих елементів | element compound |
час затримки поширення сигналу на логічний елемент | internal gate delay |
час затримки поширення сигналу на логічний елемент | gate delay |
швидкодія логічного елементу | gate speed |
шевронний елемент схеми переміщення ЦМД | chevron propagating element |
ізоляція елементів | device isolation (в ІС) |
ізоляція елементів ІС оксидною плівкою | oxide-film isolation process |
комбінована ізоляція елементів ІС полікристалическим кремнієм і оксидом кремнію | poly-oxide process |
ізопланарна технологія ІС з елементами пропорційно зменшених розмірів | scaled Isoplanar |
ізопланарна технологія ІС з елементами пропорційно зменшених розмірів | Isoplanar S |
І2Л-схема без ізоляції елементів | nonisolated integrated injection logic |
І2Л-схема з ізоляцією елементів полікристалічним кремнієм | polysilicon integrated injection logic |
інвертуючий елемент | inverting element |
інвертуючий логічний елемент | inverting gate |
інтегральний елемент | microcircuit element |
інтегральний елемент | integrated-circuit member |
інтегральний елемент | integrated element |
ІС декодера на основі матриці логічних елементів, програмованої користувачем | FPLA decoder |
ІС з елементами зменшених розмірів | fine-pattern integrated circuit |
ІС з елементами зменшених розмірів | fine-line integrated circuit |
ІС з елементами мікронних розмірів | micron-scale integrated circuit |
ІС з субмікронними елементами | submicron integrated circuit |
ІС пам'яті на елементах І2Л | MTL memory |
ІС пам'яті на елементах І2Л | I2L memory |
ІС із ступенем інтеграції 106 елементів | megachip |
ІС із ступенем інтеграції 106 елементів на кристалі і вище | megascale integrated circuit |
ІС із ступенем інтеграції 109 елементів і вище | gigascale integration |
ІС із ступенем інтеграції 106 елементів і вище | megascale integration |