Russian | English |
автоматическая генерация тестовых кодов | automatic test generation (формирование определённого набора входных испытательных сигналов по программе ЭВМ) |
автоматическая генерация тестовых структур | automatic test-pattern generation |
автоматическая генерация тестовых структур | automatic test program generation |
архитектура интерфейса стандарта JTAG для опроса тестовых ячеек на логической границе цифровых устройств | BSA (при тестировании) |
архитектура интерфейса стандарта JTAG для опроса тестовых ячеек на логической границе цифровых устройств | boundary scan architecture (при тестировании) |
входной тестовый вектор | input-test vector |
входной тестовый код | input-stimulus pattern (набор логических сигналов, поданных на входные контакты испытуемого прибора в течение определённого периода времени) |
входной тестовый код | input-test vector (набор логических сигналов, поданных на входные контакты испытуемого прибора в течение определённого периода времени) |
входной тестовый код | input pattern (набор логических сигналов, поданных на входные контакты испытуемого прибора в течение определённого периода времени) |
входные тестовые данные | test data input |
выбор тестового режима | test mode select |
выходной тестовый вектор | output-test vector |
выходной тестовый код | output response pattern (набор логических состояний, фиксируемый на выходных контактах испытуемого прибора в течение определённого периода времени) |
выходной тестовый код | output test vector (набор логических состояний, фиксируемый на выходных контактах испытуемого прибора в течение определённого периода времени) |
выходной тестовый код | output pattern (набор логических состояний, фиксируемый на выходных контактах испытуемого прибора в течение определённого периода времени) |
выходные тестовые данные | test data output |
генератор тестовых структур с программным имитатором | software-simulator pattern generator (ssn) |
группа тестовых кристаллов в п / п пластине | drop-in test group |
контроллер тестового порта | test access port controller (интерфейса JTAG) |
контроллер тестового порта | TAP controller (интерфейса JTAG) |
метод разработки цифровых ИС с использованием системы опроса тестовых ячеек | scan-in, scan out |
метод разработки цифровых ИС с использованием системы опроса тестовых ячеек | scan design (при тестировании) |
метод разработки цифровых ИС с использованием системы опроса чувствительных к уровню тестовых ячеек | level-sensitive scan design (при тестировании) |
набор тестов | testbench (ssn) |
неисправности, которые детектируются одними и теми же тестовыми векторами | faults detected by the same test vectors (ssn) |
опрос тестовых ячеек на логической границе цифровых устройств | boundary scan (при тестировании по стандарту JTAG) |
план заводских тестов | FAT schedule (Komron) |
протоколы повторных тестов | routine test protocols (Komron) |
псевдослучайный тестовый код | pseudorandom pattern (повторяемая последовательность входных сигналов, которая генерируется по статистически случайному закону) |
разработка тестов | creating testbenches (ssn) |
регистр опроса тестовой ячейки | scan-in, scan-out register (при тестировании цифровых устройств) |
регистр опроса тестовой ячейки | scan register (при тестировании цифровых устройств) |
сигналы синхронизации тестовых данных | test clock (напр. в интерфейсе JTAG) |
список типовых и повторных тестов | list of type and routine tests (Komron) |
среда верификации и разработка тестов | verification environments and creating testbenches (ssn) |
тестовая запись | test record |
тестовая контактная площадка | test land |
тестовая маска | test mask |
тестовая модель | test model |
тестовая пластина для контроля технологического процесса | process validation wafer |
тестовая пластина для разработки технологического процесса | process-development wafer |
тестовая совокупность | test set (в распознавании образов) |
тестовая структура | test structure |
тестовая структура в п / п пластине | drop-in test array |
тестовое изображение | test picture |
тестовые векторы | test vectors (ssn) |
тестовые комбинации кода грэя | gray-code test patterns |
тестовый кристалл для разработки технологического процесса | process-development chip |
тестовый объект для видеокодека | talking head |
тестовый порт | test access port (напр. интерфейса JTAG) |
тестовый режим с тремя устойчивыми состояниями | tristate test mode |
тестовый рисунок для определения эффективности травления фольги | graded wedge (состоит, как правило, из клинообразных фигур) |
тестовый рисунок для определения эффективности травления фольги | etching indicator (состоит, как правило, из клинообразных фигур) |
тестовый шаг | test step (при цифровых испытаниях) |
формирование тестовых векторов | generating test vectors (ssn) |
формирование тестовых векторов для комбинационных схем | generating test vectors for combinational circuits (ssn) |