24.08.2012 |
3:04:07 |
progr. |
inputs of registers |
входы регистров |
24.08.2012 |
3:01:58 |
progr. |
inputs of register |
входы регистра |
24.08.2012 |
2:58:35 |
progr. |
next state |
следующее состояние |
24.08.2012 |
2:51:41 |
progr. |
function of the current inputs and the current state |
функция текущих входов и текущего состояния |
24.08.2012 |
2:50:31 |
progr. |
current inputs |
текущие входы |
24.08.2012 |
2:49:57 |
progr. |
current input |
текущий вход |
24.08.2012 |
2:44:44 |
progr. |
outputs of the FSM |
выходы конечного автомата |
24.08.2012 |
2:43:47 |
progr. |
FSM |
конечный автомат |
24.08.2012 |
2:39:00 |
progr. |
class of synchronous sequential systems |
класс синхронных последовательностных систем |
24.08.2012 |
2:38:10 |
progr. |
synchronous sequential systems |
синхронные последовательностные системы |
24.08.2012 |
2:36:29 |
progr. |
synchronous sequential system |
синхронная последовательностная система |
24.08.2012 |
2:35:30 |
progr. |
sequential systems |
последовательностные системы |
24.08.2012 |
2:34:24 |
progr. |
sequential system |
последовательностная система |
24.08.2012 |
0:52:05 |
progr. |
simultaneous parallel sequence |
синхронная параллельная последовательность |
24.08.2012 |
0:47:20 |
progr. |
alternative parallel sequence |
альтернативная параллельная последовательность |
24.08.2012 |
0:45:03 |
progr. |
parallel sequence |
параллельная последовательность |
24.08.2012 |
0:39:30 |
progr. |
simple sequence |
простая последовательность |
24.08.2012 |
0:21:59 |
progr. |
block diagram of a finite state machine using positive edge-triggered registers |
функциональная схема конечного автомата с регистрами, активизируемыми положительным фронтом тактового сигнала |
24.08.2012 |
0:20:58 |
progr. |
finite state machine using positive edge-triggered registers |
конечный автомат с регистрами, активизируемыми положительным фронтом тактового сигнала |
24.08.2012 |
0:16:52 |
progr. |
block diagram of a finite state machine |
функциональная схема конечного автомата |
24.08.2012 |
0:15:43 |
progr. |
positive edge-triggered registers |
регистры, активизируемые положительным фронтом тактового сигнала |
24.08.2012 |
0:14:45 |
progr. |
positive edge-triggered register |
регистр, активизируемый положительным фронтом тактового сигнала |
23.08.2012 |
23:58:53 |
progr. |
block diagram of a generic finite state machine |
функциональная схема стандартного конечного автомата |
23.08.2012 |
23:56:38 |
progr. |
generic finite state machine |
стандартный конечный автомат |
23.08.2012 |
23:40:16 |
progr. |
sequential logic circuits |
последовательностные логические схемы (из источника: Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić (2003): Yet virtually all useful systems require storage of state information, leading to another class of circuits called sequential logic circuits – В настоящее же время практически все полезные системы требуют запоминания информации о состоянии, т.е. требуется другой класс схем, называемых последовательностными логическими схемами) |
23.08.2012 |
23:34:35 |
context. |
yet |
в настоящее же время |
23.08.2012 |
22:52:15 |
progr. |
digital integrated circuits |
цифровые интегральные схемы |
23.08.2012 |
22:52:15 |
progr. |
digital integrated circuits |
цифровые ИС |
23.08.2012 |
22:45:14 |
progr. |
Combinational logic circuits, described earlier, have the property that the output of a logic block is only a function of the current input values, assuming that enough time has elapsed for the logic gates to settle |
как обсуждалось ранее, комбинационные логические схемы обладают следующим свойством: выход логического блока является функцией только текущих входных значений, при этом предполагается, что прошло достаточно времени для установления режима логического элемента (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003) |
23.08.2012 |
22:24:35 |
progr. |
output of a logic block |
выход логического блока |
23.08.2012 |
22:23:41 |
progr. |
logic gates to settle |
установление режима логического элемента |
23.08.2012 |
22:14:41 |
progr. |
described earlier |
как обсуждалось ранее |
23.08.2012 |
22:09:56 |
progr. |
preceding input values |
предшествовавшие входные значения |
23.08.2012 |
22:09:29 |
progr. |
preceding input value |
предшествовавшее входное значение |
23.08.2012 |
22:08:47 |
progr. |
preceding |
предшествовавший |
23.08.2012 |
21:59:49 |
progr. |
current values of the inputs |
текущие значения на входах (схемы) |
23.08.2012 |
21:53:35 |
progr. |
sequential logic circuit |
последовательностная логическая схема (из источника: Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić (2003): Yet virtually all useful systems require storage of state information, leading to another class of circuits called sequential logic circuits – В настоящее же время практически все полезные системы требуют запоминания информации о состоянии, т.е. требуется другой класс схем, называемых последовательностными логическими схемами) |
23.08.2012 |
21:50:43 |
progr. |
another class of circuits |
другой класс схем |
23.08.2012 |
21:49:09 |
progr. |
class of circuits |
класс схем |
23.08.2012 |
21:47:08 |
progr. |
storage of state information |
запоминание информации о состоянии |
23.08.2012 |
21:43:56 |
progr. |
virtually all useful systems |
практически все полезные системы |
23.08.2012 |
21:43:21 |
progr. |
useful systems |
полезные системы |
23.08.2012 |
21:42:18 |
progr. |
useful system |
полезная система |
23.08.2012 |
21:37:33 |
progr. |
function of the current input values |
функция текущих входных значений |
23.08.2012 |
21:37:02 |
progr. |
current input values |
текущие входные значения |
23.08.2012 |
21:35:48 |
progr. |
current input value |
текущее входное значение |
23.08.2012 |
21:25:57 |
progr. |
logic style for pipelined structures |
стиль логики конвейерных структур |
23.08.2012 |
21:24:29 |
progr. |
logic style |
стиль логики |
23.08.2012 |
21:22:25 |
progr. |
pipelined structures |
конвейерные структуры |
23.08.2012 |
21:21:22 |
progr. |
pipelined structure |
конвейерная структура |
23.08.2012 |
21:18:08 |
el. |
approach to optimize sequential circuits |
подход к оптимизации последовательностных цепей |
23.08.2012 |
21:17:27 |
el. |
optimize sequential circuits |
оптимизация последовательностных цепей |
23.08.2012 |
21:14:06 |
el. |
sequential circuit |
последовательностная цепь |
23.08.2012 |
21:10:07 |
el. |
sense-amplifier based registers |
регистры, основанные на усилителях считывания |
23.08.2012 |
21:05:55 |
progr. |
pulse registers |
импульсные регистры |
23.08.2012 |
21:05:15 |
progr. |
pulse register |
импульсный регистр |
23.08.2012 |
21:01:24 |
progr. |
alternative register styles |
альтернативные стили регистров |
23.08.2012 |
21:00:59 |
progr. |
register styles |
стили регистров |
23.08.2012 |
20:53:55 |
progr. |
to probe further |
для любознательных |
23.08.2012 |
20:49:28 |
progr. |
choosing a clocking strategy |
выбор стратегии тактирования |
23.08.2012 |
20:49:28 |
progr. |
choosing a clocking strategy |
выбор стратегии синхронизации |
23.08.2012 |
20:47:29 |
progr. |
clocking strategy |
стратегия тактирования |
23.08.2012 |
20:47:29 |
progr. |
clocking strategy |
стратегия синхронизации |
23.08.2012 |
20:41:33 |
progr. |
monostable sequential circuits |
моностабильные последовательностные схемы |
23.08.2012 |
20:41:33 |
progr. |
monostable sequential circuits |
последовательностные схемы с одним устойчивым состоянием |
23.08.2012 |
20:40:29 |
progr. |
monostable sequential circuit |
моностабильная последовательностная схема |
23.08.2012 |
20:40:29 |
progr. |
monostable sequential circuit |
последовательностная схема с одним устойчивым состоянием |
23.08.2012 |
20:35:50 |
progr. |
astable circuits |
автоколебательные схемы |
23.08.2012 |
20:32:17 |
progr. |
non-bistable sequential circuits |
небистабильные последовательностные схемы |
23.08.2012 |
20:30:43 |
progr. |
non-bistable sequential circuit |
небистабильная последовательностная схема |
23.08.2012 |
15:54:47 |
el. |
dynamic transmission-gate edge-triggered registers |
динамические регистры на проходных логических элементах, управляемые фронтом (сигнала) |
23.08.2012 |
15:54:47 |
el. |
dynamic transmission-gate edge-triggered registers |
динамические регистры на проходных логических элементах, управляемые фронтом сигнала |
23.08.2012 |
15:53:19 |
el. |
dynamic transmission-gate edge-triggered register |
динамический регистр на проходных логических элементах, управляемый фронтом (сигнала) |
23.08.2012 |
15:53:19 |
el. |
dynamic transmission-gate edge-triggered register |
динамический регистр на проходных логических элементах, управляемый фронтом сигнала |
23.08.2012 |
15:49:20 |
el. |
dynamic transmission-gate registers |
динамические регистры на проходных логических элементах |
23.08.2012 |
15:47:49 |
el. |
dynamic transmission-gate register |
динамический регистр на проходных логических элементах |
23.08.2012 |
15:47:07 |
el. |
transmission-gate registers |
регистры на проходных логических элементах |
23.08.2012 |
15:46:28 |
el. |
transmission-gate register |
регистр на проходных логических элементах |
23.08.2012 |
15:39:17 |
el. |
transmission gate |
передаточный логический вентиль (элемент переключательной логической схемы) |
23.08.2012 |
15:39:17 |
el. |
transmission gate |
передаточный вентиль (элемент переключательной логической схемы) |
23.08.2012 |
15:39:17 |
el. |
transmission gate |
проходной логический элемент |
23.08.2012 |
15:31:50 |
el. |
C2MOS a clock-skew insensitive approach |
Тактируемая КМОП-схема – подход, нечувствительный к расфазировке |
23.08.2012 |
15:31:50 |
el. |
C2MOS — a clock-skew insensitive approach |
Тактируемая КМОП-схема – подход, нечувствительный к расфазировке |
23.08.2012 |
15:29:32 |
el. |
C2MOS |
тактируемая КМОП-схема (clocked complementary metal-oxide-semiconductor) |
23.08.2012 |
15:29:32 |
el. |
C2MOS |
тактируемая ИС на КМОП-структурах |
23.08.2012 |
15:29:32 |
el. |
C2MOS |
тактируемая КМОП ИС |
23.08.2012 |
15:24:59 |
el. |
clocked complementary metal-oxide-semiconductor |
тактируемая КМОП-схема |
23.08.2012 |
15:19:00 |
el. |
clock-skew insensitive approach |
подход, нечувствительный к расфазировке |
23.08.2012 |
15:19:00 |
el. |
clock-skew insensitive approach |
подход, нечувствительный к расфазировке тактовых сигналов |
23.08.2012 |
15:19:00 |
el. |
clock-skew insensitive approach |
подход, нечувствительный к расфазировке синхронизирующих импульсов |
23.08.2012 |
15:19:00 |
el. |
clock-skew insensitive approach |
подход, нечувствительный к расфазировке синхросигналов |
23.08.2012 |
15:09:39 |
el. |
clock-skew |
расфазировка тактовых сигналов |
23.08.2012 |
15:09:39 |
el. |
clock-skew |
расфазировка синхронизирующих импульсов |
23.08.2012 |
15:09:39 |
el. |
clock-skew |
расфазировка синхросигналов |
23.08.2012 |
15:00:56 |
el. |
true single-phase clocked register |
действительно однофазный тактируемый регистр (предложенный Юаном (Yuan) и Свенссоном (Svensson) в 1989 г., использует один тактовый сигнал) |
23.08.2012 |
14:49:56 |
progr. |
single-phase clocked register |
однофазный тактируемый регистр |
23.08.2012 |
14:46:00 |
progr. |
dynamic latches and registers |
динамические защёлки и регистры |
23.08.2012 |
14:46:00 |
progr. |
dynamic latches and registers |
динамические триггеры-защёлки и регистры |
23.08.2012 |
14:45:09 |
progr. |
dynamic registers |
динамические регистры |