29.08.2012 |
17:45:43 |
el. |
library characterization |
описание характеристик библиотеки |
29.08.2012 |
17:44:23 |
el. |
characterization |
описание характеристик |
29.08.2012 |
17:38:18 |
el. |
importance and challenge of library characterization |
важность и сложность описания характеристик библиотеки |
29.08.2012 |
17:37:51 |
el. |
challenge of library characterization |
сложность описания характеристик библиотеки |
29.08.2012 |
16:21:03 |
el. |
circuit with two stable states |
схема с двумя устойчивыми состояниями |
29.08.2012 |
16:17:20 |
el. |
cross-coupling of two inverters |
перекрёстное соединение двух инверторов |
29.08.2012 |
16:16:42 |
el. |
cross-coupling |
перекрёстное соединение |
29.08.2012 |
16:13:03 |
el. |
gain around the loop |
коэффициент усиления петли (обратной связи) |
29.08.2012 |
15:59:29 |
el. |
small deviation |
небольшое отклонение |
29.08.2012 |
15:56:20 |
el. |
stable operation points |
устойчивые рабочие точки |
29.08.2012 |
15:55:52 |
el. |
stable operation point |
устойчивая рабочая точка |
29.08.2012 |
15:52:21 |
el. |
gain of the inverter in the transient region |
коэффициент усиления инвертора в переходной области |
29.08.2012 |
15:51:06 |
el. |
gain of the inverter |
коэффициент усиления инвертора |
29.08.2012 |
15:48:08 |
el. |
transient region |
переходная область |
29.08.2012 |
15:45:30 |
el. |
metastable operation point |
метастабильная рабочая точка |
29.08.2012 |
2:54:48 |
el. |
cycle-to-cycle jitter |
межтактовое дрожание |
29.08.2012 |
2:48:03 |
el. |
clock period can reduce or expand on a cycle-by-cycle basis |
длительность последовательных тактов может увеличиваться или уменьшаться |
29.08.2012 |
2:37:40 |
el. |
temporal variation of the clock period |
временное колебание длительности такта |
29.08.2012 |
2:36:18 |
el. |
temporal variation |
временное колебание |
29.08.2012 |
2:35:11 |
el. |
clock period |
длительность такта |
29.08.2012 |
2:28:11 |
el. |
logic network for computation of performance |
логическая сеть для расчёта быстродействия |
29.08.2012 |
2:27:43 |
el. |
logic network |
логическая сеть |
29.08.2012 |
2:25:41 |
el. |
computation of performance |
расчёт быстродействия |
29.08.2012 |
2:23:21 |
el. |
clock distribution |
размещение схем синхронизации |
29.08.2012 |
2:16:21 |
el. |
datapath with feedback |
информационный тракт с обратной связью |
29.08.2012 |
2:15:12 |
el. |
two-bus datapath |
двухшинный информационный тракт |
29.08.2012 |
2:13:23 |
el. |
one-bus datapath |
одношинный информационный тракт |
29.08.2012 |
2:12:04 |
el. |
datapath |
информационный тракт |
29.08.2012 |
2:08:15 |
el. |
negative skew |
отрицательная рассинхронизация |
29.08.2012 |
2:06:51 |
el. |
positive skew |
положительная рассинхронизация |
29.08.2012 |
1:58:55 |
el. |
spatial variation in arrival time of a clock transition on an integrated circuit |
пространственные колебания времени прибытия перехода тактового сигнала в интегральную схему |
29.08.2012 |
1:57:57 |
el. |
arrival time of a clock transition on an integrated circuit |
время прибытия перехода тактового сигнала в интегральную схему |
29.08.2012 |
1:57:00 |
el. |
arrival time of a clock transition |
время прибытия перехода тактового сигнала |
29.08.2012 |
1:55:34 |
el. |
spatial variation |
пространственные колебания |
29.08.2012 |
1:53:27 |
el. |
negative skew |
отрицательная разность фаз |
29.08.2012 |
1:52:56 |
el. |
positive skew |
положительная разность фаз |
29.08.2012 |
1:46:35 |
el. |
synchronous timing basics |
основы синхронного тактирования |
29.08.2012 |
1:46:00 |
el. |
synchronous timing |
синхронное тактирование |
29.08.2012 |
1:45:17 |
el. |
pipelined datapath and timing parameters |
конвейерный информационный тракт и временные параметры |
29.08.2012 |
1:44:41 |
el. |
pipelined datapath circuit |
схема конвейерного информационного тракта |
29.08.2012 |
1:43:57 |
el. |
new computation |
новый цикл обработки (данных) |
29.08.2012 |
1:43:44 |
el. |
pipelined datapath |
конвейерный информационный тракт |
29.08.2012 |
0:31:04 |
el. |
initialization signal |
сигнал инициализации |
29.08.2012 |
0:27:20 |
el. |
data transfer to the next block |
передача данных следующему блоку |
29.08.2012 |
0:26:30 |
el. |
next block |
следующий блок |
29.08.2012 |
0:20:57 |
el. |
proper ordering |
правильное упорядочение |
29.08.2012 |
0:02:55 |
el. |
Although it is possible to synchronize asynchronous signals by detecting events and introducing latencies into a data stream synchronized to a local clock |
Асинхронные сигналы можно синхронизировать, детектируя события и вводя в поток данных, синхронизированный с локальным тактовым сигналом, периоды ожидания (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003) |
28.08.2012 |
23:34:33 |
el. |
more natural way |
более естественный путь |
28.08.2012 |
23:29:43 |
el. |
latencies |
периоды ожидания |
28.08.2012 |
23:21:27 |
el. |
data stream synchronized to a local clock |
поток данных, синхронизированный с локальным тактовым сигналом |
28.08.2012 |
23:14:28 |
el. |
synchronized data stream |
синхронный поток данных |
28.08.2012 |
23:10:34 |
el. |
arbitrary transitions |
произвольные переходы |
28.08.2012 |
23:09:01 |
el. |
arbitrary transition |
произвольный переход |
28.08.2012 |
23:02:41 |
el. |
robust communication |
надёжная связь |
28.08.2012 |
22:53:46 |
el. |
clock frequencies |
тактовые частоты |
28.08.2012 |
22:49:19 |
el. |
transmit frequency |
скорость передачи (данных) |
28.08.2012 |
22:00:29 |
el. |
clock frequencies from the originating and receiving modules |
тактовые частоты передающего и принимающего модулей |
28.08.2012 |
21:56:19 |
el. |
data at the input of the FIFO |
данные на входе буфера FIFO |
28.08.2012 |
21:55:29 |
el. |
input of the FIFO |
вход буфера FIFO |
28.08.2012 |
21:44:15 |
el. |
deriving clock from the data sequence |
извлечение из потока данных тактовой частоты |
28.08.2012 |
21:40:04 |
el. |
data sequence |
поток данных |
28.08.2012 |
21:21:17 |
el. |
the originating module issues data at some unknown rate |
передающий модуль выдаёт данные с некоторой неизвестной частотой |
28.08.2012 |
21:20:23 |
el. |
some unknown rate |
некоторая неизвестная частота |
28.08.2012 |
21:09:34 |
el. |
unknown rate |
неизвестная частота |
28.08.2012 |
21:04:10 |
el. |
timing recovery unit |
блок восстановления синхронизации |
28.08.2012 |
20:56:36 |
el. |
A possible framework for plesiochronous interconnect is shown in Figure 10.3 |
Одно из возможных решений проблемы плезиохронных соединений показано на рис. 10.3 (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003) |
28.08.2012 |
20:43:35 |
el. |
Typically, plesiochronous interconnect only occurs in distributed systems like long distance communications, since chip or even board level circuits typically utilize a common oscillator to derive local clocks |
как правило, плезиохронные соединения возникают только в распределенных системах, содержащих протяжённые линии связи, поскольку схемы, реализованные на уровне кристалла или даже печатной платы, для получения локальных тактовых сигналов обычно используют один общий генератор (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003) |
28.08.2012 |
20:40:15 |
el. |
chip or even board level circuits |
схемы, реализованные на уровне кристалла или даже печатной платы |
28.08.2012 |
20:39:30 |
el. |
chip or even board level |
уровень кристалла или даже печатной платы |
28.08.2012 |
20:38:43 |
el. |
distributed systems like long distance communications |
распределённые системы, содержащие протяжённые линии связи |
28.08.2012 |
20:33:27 |
el. |
plesiochronous interconnect |
плезиохронные соединения |
28.08.2012 |
20:08:17 |
el. |
common oscillator |
общий генератор |
28.08.2012 |
19:43:35 |
el. |
Typically, plesiochronous interconnect only occurs in distributed systems like long distance communications, since chip or even board level circuits typically utilize a common oscillator to derive local clocks |
как правило, плезиохронные соединения возникают только в распредёлённых системах, содержащих протяжённые линии связи, поскольку схемы, реализованные на уровне кристалла или даже печатной платы, для получения локальных тактовых сигналов обычно используют один общий генератор (см. Digital Integrated Circuits A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003) |
28.08.2012 |
18:37:40 |
el. |
Since the transmitted signal can arrive at the receiving module at a different rate than the local clock, one needs to utilize a buffering scheme to ensure all data is received |
Поскольку переданный сигнал может поступать на принимающий модуль со скоростью, отличной от задаваемой локальным генератором, для обеспечения приёма всех данных необходимо использовать какую-нибудь схему буферизации (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003) |
28.08.2012 |
18:34:55 |
el. |
different rate than the local clock |
скорость, отличная от задаваемой локальным генератором |
28.08.2012 |
18:18:31 |
el. |
buffering scheme |
схема буферизации |
28.08.2012 |
18:14:16 |
el. |
transmitted signal |
переданный сигнал |
28.08.2012 |
18:11:14 |
el. |
this scenario can easily arise when two interacting modules have independent clocks generated from separate crystal oscillators |
Такой сценарий легко может реализоваться в случае, когда два взаимодействующих модуля имеют независимые кварцевые генераторы тактовых импульсов (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003) |
28.08.2012 |
18:08:48 |
el. |
independent clocks generated from separate crystal oscillators |
независимые кварцевые генераторы тактовых импульсов |
28.08.2012 |
18:03:45 |
el. |
arise |
реализовываться в случае |
28.08.2012 |
17:54:02 |
el. |
separate crystal oscillators |
независимые кварцевые генераторы |
28.08.2012 |
17:52:34 |
el. |
crystal oscillators |
кварцевые генераторы |
28.08.2012 |
17:49:43 |
el. |
interacting modules |
взаимодействующие модули |
28.08.2012 |
17:48:34 |
el. |
interacting module |
взаимодействующий модуль |
28.08.2012 |
17:42:53 |
el. |
A plesiochronous signal is one that has nominally the same, but slightly different frequency as the local clock |
Плезиохронный сигнал имеет частоту, номинально совпадающую с частотой локального тактового сигнала, но всё же немного отличающуюся (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003) |
28.08.2012 |
17:30:05 |
el. |
variable delay element |
элемент с переменной задержкой |
28.08.2012 |
17:25:09 |
el. |
phase difference between the received signal and the local clock |
разность фаз между полученным сигналом и локальным тактовым сигналом |
28.08.2012 |
17:23:26 |
el. |
received signal |
полученный сигнал |
28.08.2012 |
17:17:51 |
el. |
system clock of block |
системные часы блока |
28.08.2012 |
17:14:13 |
el. |
delayed version |
запаздывающая версия (сигнала) |
28.08.2012 |
17:06:37 |
el. |
interconnect delay |
задержка тракта |
28.08.2012 |
16:58:40 |
el. |
proper sampling |
правильная выборка |
28.08.2012 |
16:56:41 |
el. |
phase of the received signal |
фаза принятого сигнала |
28.08.2012 |
16:53:54 |
el. |
received signal strength indication |
индикация уровня принимаемого сигнала |
28.08.2012 |
16:40:20 |
el. |
receiving clock |
тактовый сигнал принимающего (модуля) |
28.08.2012 |
16:28:44 |
el. |
mesochronous synchronizer |
мезохронный синхронизатор |
28.08.2012 |
16:02:50 |
el. |
uncertainty in the phase offset |
неопределённость разности фаз |
28.08.2012 |
15:58:53 |
el. |
output at the receiving module |
выход на принимающем модуле |
28.08.2012 |
15:54:22 |
el. |
unknown phase relationship to the clock of the receiving module |
неизвестная разность фаз с тактовым сигналом принимающего модуля |
28.08.2012 |
15:51:40 |
el. |
unknown phase relationship |
неизвестная разность фаз |