| English | Russian |
| bitlineselection circuitry | схема дешифрации разрядных линий (ssn) |
| circuitry for generating a two-phase non-overlapping clock | схема, генерирующая двухфазный неперекрывающийся тактовый сигнал (ssn) |
| firmware circuitry | схемы для хранения зашитых программ (в ПЗУ ssn) |
| firmware circuitry | схемы для хранения встроенных программ (ssn) |
| hardware circuitry | схемы аппаратного обеспечения (ssn) |
| internal circuitry of edge-triggered D flip-flop | внутренняя схема D-триггера с запуском по перепаду сигнала (ssn) |
| internal circuitry of edge-triggered D flip-flop | внутренняя схема D-триггера, запускаемого фронтом сигнала (ssn) |
| internal circuitry of edge-triggered D flip-flop | внутренняя схема D-триггера, срабатывающего по перепаду сигнала (ssn) |
| internal circuitry of edge-triggered D flip-flop | внутренняя схема D-триггера, срабатывающего по фронту сигнала (ssn) |
| internal circuitry of edge-triggered D flip-flop | внутренняя схема D-триггера с запуском по фронту (ssn) |
| internal circuitry of edge-triggered D flip-flop | внутренняя схема D-триггера, запускаемого фронтом синхроимпульса (ssn) |
| internal circuitry of edge-triggered D flip-flop | внутренняя схема D-триггера с запуском по фронту сигнала (ssn) |
| internal circuitry of edge-triggered JK flip-flop | внутренняя схема JK-триггера с запуском по перепаду сигнала (ssn) |
| internal circuitry of edge-triggered JK flip-flop | внутренняя схема JK-триггера, срабатывающего по фронту сигнала (ssn) |
| internal circuitry of edge-triggered JK flip-flop | внутренняя схема JK-триггера с запуском по фронту (ssn) |
| internal circuitry of edge-triggered J-K flip-flop | внутренняя схема JK-триггера с запуском по фронту сигнала (ssn) |
| internal circuitry of edge-triggered J-K flip-flop | внутренняя схема JK-триггера, запускаемого фронтом сигнала (ssn) |
| internal circuitry of edge-triggered J-K flip-flop | внутренняя схема JK-триггера, срабатывающего по перепаду сигнала (ssn) |
| internal circuitry of edge-triggered J-K flip-flop | внутренняя схема JK-триггера, запускаемого фронтом синхроимпульса (ssn) |
| internal circuitry of edge-triggered J-K flip-flop | внутренняя схема JK-триггера с запуском по фронту (ssn) |
| internal circuitry of edge-triggered J-K flip-flop | внутренняя схема JK-триггера, срабатывающего по фронту сигнала (ssn) |
| internal circuitry of edge-triggered J-K flip-flop | внутренняя схема JK-триггера с запуском по перепаду сигнала (ssn) |
| internal circuitry of edge-triggered JK flip-flop | внутренняя схема JK-триггера, запускаемого фронтом синхроимпульса (ssn) |
| internal circuitry of edge-triggered JK flip-flop | внутренняя схема JK-триггера, срабатывающего по перепаду сигнала (ssn) |
| internal circuitry of edge-triggered JK flip-flop | внутренняя схема JK-триггера, запускаемого фронтом сигнала (ssn) |
| internal circuitry of edge-triggered JK flip-flop | внутренняя схема JK-триггера с запуском по фронту сигнала (ssn) |
| on-chip reset circuitry | встроенная схема сброса (микроконтроллера ssn) |
| timing circuitry | схема синхронизации (ssn) |
| wake-up circuitry | схема "пробуждения" после состояния ожидания (ssn) |
| wake-up circuitry | схема запуска после состояния ожидания (ssn) |
